
TD N° 1

Ex ①



$V \leq 0,2V$ → "L" ; "0"

$V \geq 3,4V$ → "H" ; "1"

* Etat logique bas "L" :

"L" ∈ $[0 ; V_{OL\,max}] \leq [0 ; 0,4]$

$[0 ; V_{IL\,max}] \leq [0 ; 0,8]$

$0,2 \in [0 ; 0,4]$ et $[0 ; 0,8]$

↳ Ce point d'interconnexion est bien (défini) vérifié en logique.

* Etat logique Haut "H" :

H ∈ $[V_{OH\,min} ; V_{CC}] \leq [2,4 ; 5V]$

$\in [V_{IH\,min} ; V_{CC}] \leq [2 ; 5V]$

$3,4 \in [2,4 ; 5V]$ et $[2 ; 5V]$


↳ Ce point d'interconnexion est bien vérifié en logique.

Ex ②



* Cas idéal :

↳ Temps de propagation est nul




$\begin{cases} Y_1 = \overline{a} \\ Y_2 = (Y_1 + b) = \overline{a} + b \end{cases}$

Ex ③

1) 1ère cas : $V_{in_1} = 0$ et $V_{in_2} = 0$:

$\begin{cases} C_1 \equiv B_3 \\ C_2 \equiv B_4 \end{cases}$



$V_{B_1C_1} = 0,7V$ car $V_{B_1} - V_{C_1}$


$V_{C_1} = V_{B_1} - V_{B_1C_1} \simeq 0V$

→ φ_3 est bloqué (OFF)

→ φ_4 est bloqué (OFF)

→ φ_6 est bloqué (OFF)

→ φ_5 est saturé (ON)



$\Rightarrow V_{CC} = R_S . I_{Csat} + V_{CEsat_6} + V_{D_1} + V_{out}$

$\Rightarrow V_{out} = V_{CC} - R_S . I_{Csat} - V_{D_1} - V_{CEsat_6}$

$V_{out} \simeq V_{CC}$

V_{out} est à l'état logique "Haut"

* $V_{in_1} = 0$ et $V_{in_2} = 1$:

$V_{B_1} = V_{CEsat_4} + V_{BGF_6} \simeq 0,2 + 0,7$


$\simeq 0,9V$

$V_{E_5} = V_{D_1} + V_{CEsat_6} \simeq 0,9V$

$V_{B_5E_5} = V_{B_5} - V_{E_5} \simeq 0V$ ⇒ φ_5 est bloqué

2) La porte réalisée par ce circuit est la porte logique NOR

⇒ $V_{out} = \overline{V_{in1} + V_{in2}}$



porte inverseuse à 3 états "0" ; "1" ; "Z"

Ex ④ 1


* E=0 ; $V_{in} = X$ ⇒ "0" ou "1" ;

↳ E=0 et V_{in} 0 :

⇒ Q_3 et Q_4 sont bloqués.

⇒ Vout n'est pas connecté ni à la masse "0V" ni "Vcc"

⇒ Vout est en Haut impédance "Z" ou "HZ"



* ↳ E=0 ; V_{in} = 1 ;

Q_2 et Q_3 sont bloqués et Q_4 est bloqué

⇒ Vout est isolée de la masse et de Vcc

⇒ Vout = "Z"

* E=1 ; V_{in} = 0

Q_2 est bloqué ⇒ Q_3 est bloqué

⇒ Q_4 est saturé

⇒ Vout = "1"

* E=1 et V_{in} = 1 :

Q_2 est saturé (ON)

⇒ Q_3 est saturé (ON)


⇒ Q_4 est bloqué

⇒ Vout = "0"

Ex ⑤ :

1) a) $F = A \cdot B + C \rightarrow (A + B) \cdot C$

NMos : A — PMos




suite de l'ex ⑤ :

$A = \overline{E} \cdot V_{in}$

$B = \overline{E} + V_{in}$


E	V_{in}	A	B	PMos	NMos	Vout
0	0	1	0	OFF	OFF	Z
0	1	1	0	OFF	OFF	Z
1	0	1	1	OFF	ON	0
1	1	0	0	ON	OFF	1



Haute impédance

⇒ E=0 et V_{in}=X ⇔ Vout = Z

(...) même raisonnement pour les autres cas ✓✓



porte logique oui ⇒

Buffer à 3 états

2) vérification :


1) A = B = C = 0 : F = "1" ✓

2) A = 0 ; B = 1 ; C = 1 : F = "0" ✓

3) A = B = C = 1 : F = "0" ✓

↳ $F = \overline{A \cdot B + C}$

1)




ii) $G = \overline{A \cdot (B + C)}$:

1)

$A \cdot (B + C) \longrightarrow A + B \cdot C$

(NMos) (PMos)



2) vérification :

- $A = B = C = 0 \Rightarrow G = \text{"1"}$ (cas)
- $A = B = C = 1 \Rightarrow G = \text{"0"}$ (dernier)

iii) $H = \overline{AB + AC + DE}$:


$A.B + A.C + D.E \longrightarrow (A+B).(A+C).(D+E)$

(NMos) (PMos)

Simplification :

$A.(B+C) + D.E \longrightarrow (A + B.C).(D+E)$

(NMos) (PMos)



iv) $T = \overline{A.B + C.(D+E)}$

même que "H" ✓✓

Ex ⑥ :

1) $OUT = \overline{A.\bar{B} + \bar{A}.B} = \overline{A \oplus B}$

porte logique XNOR



$\bar{A}$, $\bar{B}$ => sont des inverseurs CMos à 2 transistors Nmos et Pmos.

$A.\bar{B} + \bar{A}.B \longrightarrow (A+\bar{B}).(\bar{A}+B)$

(NMos) (PMos)

↳ $(A+\bar{B}).(\bar{A}+B) = A\bar{A} + AB + \bar{A}\bar{B} + B\bar{B}$

(0) (0)

vérification :

$= A.B + \bar{A}.\bar{B}$

2) $OUT = \overline{A.B + \bar{A}.\bar{B}} = \overline{A \oplus B}$

$= A \oplus B$ => Porte XOR,



vérification :

$A.B + \bar{A}.\bar{B} \longrightarrow (A+B).(\bar{A}+\bar{B})$

(NMos) (PMos)

$(A+B).(\bar{A}+\bar{B}) = A\bar{B} + \bar{A}B$

$= 0$ (Pmos)

3) ou 3)

$F = \overline{D.(A+B+C)}$

4) .

$OUT = \overline{(A+B).(C+D).(E+F+G)}$

on raisonne par Nmos toujours